



## دروازه های منطقی بسیار سریع مد جریان

کیوان ناوی<sup>۱</sup> محسن کاظمی پارسا<sup>۲</sup> آرش قربان نیا دلاور<sup>۲</sup>

<sup>۱</sup> دانشکده مهندسی برق و کامپیوتر و مرکز تحقیقات میکروالکترونیک دانشگاه شهید بهشتی، تهران، ایران  
<sup>۲</sup> مرکز تحقیقات میکروالکترونیک دانشگاه شهید بهشتی و واحد علوم و تحقیقات حصارک، تهران، ایران

### چکیده

در این مقاله پس از بررسی دروازه های منطقی مد جریان *CMOS* و *BiCMOS* به مدارات بهبود یافته ای با تکنولوژی *BiCMOS* دست یافته ایم. در تمامی این دروازه های منطقی از آشکارساز آستانه و میدل ولتاژ به جریان استفاده شده که در روش جدید بخش هایی از مدارات مد جریان *BiCMOS* بدون تغییر در منطق عملیاتی مدار حذف گردیده و مدارهای بهینه ای از این خانواده معرفی گردیده اند. در مدار های فوق از نظر سرعت افزایش و از نظر تعداد ترانزیستور مصرفی کاهش قابل ملاحظه ای حاصل گردیده است.

**کلمات کلیدی:** *BiCMOS*، منطق های چند مقداری، *VLSI*، راندن بار خازنی بزرگ

### ۱- مقدمه

پارامترهای استفاده شده برای شبیه سازی با تکنولوژی  $0.13 \mu\text{m}$  بصورت جدول ۱ می باشد. در این مدارها به اتفاق، از آشکارسازهای آستانه استفاده شده است، که وظیفه مشخص نمودن سطوح مختلف جریان را دارا می باشند. و به تبع آن سطوح مختلف منطق نیز، مشخص می گردد.

جدول ۱- پارامترهای تکنولوژی  $0.13 \mu\text{m}$

NPN		
Ft (GHz)		200/80
Fmax (GHz)		220/160
BVceo (V)		2.0/3.5
CMOS		
Vdd (V)		3.3/1.2
Lmin (um)		0.13
Resistors	Rs (ohm/sq)	245/25
Capacitor	C (fF/mm <sup>2</sup> )	2 / 4
Routing	# Layers	6
Top Metal	Thickness (um)	3

شکل ۱ یک آشکارساز آستانه را نشان می دهد. خروجی آشکار ساز آستانه به گیت یک ترانزیستور *PMOS* متصل شده است تا این ولتاژ خروجی را به جریان تبدیل نماید.

جدول ۲ سطوح مختلف جریان و نسبت  $W/L$  را در ترانزیستورها مشخص می کند. در مدارات چند مقداری توابع زیر تعریف می شوند.

مدارات مد جریان برای سالیان متمادی رقبای جدی مدارات مد ولتاژ محسوب شده اند. در ادبیات *VLSI* تا کنون گزارش های متعددی پیرامون کاهش تعداد ترانزیستورها، فشرده سازی مدارات و افزایش سرعت در طرح های گوناگون به چاپ رسیده است، اما بعنوان یک نقطه ضعف اساسی مدارات مد جریان، می توان به از دست دادن کارایی به هنگام اعمال بار خازنی بزرگ اشاره نمود. این مساله در مد جریان با استفاده از تکنولوژی *BiCMOS* بطور چشمگیری بهبود یافته، ضمن آنکه حاصل این تکنولوژی، دروازه های منطقی با کاهش تعداد ترانزیستور و افزایش سرعت نیز می باشد. در این مقاله سعی شده با استفاده از تکنولوژی فوق و با ابتکاری نو به بهبود شاخص های مذکور (افزایش سرعت، کاهش تعداد ترانزیستور ها) دست یابیم، که ذیلا به تشریح آن پرداخته می شود.

### ۲- مدارات مد جریان


در حال حاضر مدارات مختلفی در مد جریان [۱،۲،۳] با تکنولوژی های *CMOS* و *ECL-CML* ارائه گردیده اند، اگر چه این مدارات از لحاظ فشرده سازی از مدارات مشابه مد ولتاژ بهتر هستند، اما اشکال اساسی آنها هنگامی بروز می کند که مقدار بار خازنی بزرگ (حدود ۶۰۰۰ برابر خازن واحد *Gate*) به آنها اعمال شود. در این مقاله هدف، رفع این اشکال و کمک به افزایش سرعت می باشد.

جدول ۳- (ب) تست مدارهای تاخیر برای سطح ۱

Test Circuit	Tdr (Rising Edges)	Tdf (Fanning Edges)
G0	0.28 ns	0.26 ns
G1	0.17 ns	0.17 ns
G2	0.17 ns	0.36 ns

جدول ۳- (ج) تست مدارهای تاخیر برای سطح ۲

Test Circuit	Tdr (Rising Edges)	Tdf (Fanning Edges)
G0	0.44 ns	0.13 ns
G1	0.22 ns	0.26 ns
G2	0.16 ns	0.26 ns



شکل ۱- آشکار ساز آستانه

$$X^j \in (0, 1), X \in (0, 1, 2, \dots, m-1)$$

$$X^j = 1 \quad \text{IF } X = j, \quad X^j = 0 \quad \text{IF } X \neq j$$


$$G_j, L_j \in (0, 1), \quad X \in (0, 1, 2, \dots, m-1)$$

$$G_j(x) = 1 \quad \text{IF } X > j \quad \text{else} = 0$$

$$L_j(x) = 1 \quad \text{IF } X \leq j \quad \text{else} = 0$$

### ۳- مدارات BiCMOS مد جریان

در مدارهای منطقی مد ولتاژ کمیت تغییر پذیر همانا ولتاژ است. به طور مثال برای نمایش صفر منطقی از صفر ولت و برای نمایش یک منطقی از ۵، ۳/۳، ۲/۱ و یا ۱/۲ ولت، یا هر ولتاژ دیگر استفاده می‌شود. اما می‌توان از جریان نیز، بعنوان کمیت تغییرپذیر استفاده نمود. اولویت اصلی مد جریان به مد ولتاژ اینست که عمل جمع در مد جریان به صورت رایگان صورت می‌گیرد [۱۱-۱۵]. کفایت چند سیم با جریانهای مختلف بهم اتصال کوتاه شوند. در خروجی جمع جبری این چند جریان وجود خواهد داشت. اما در مد ولتاژ، از اتصال کوتاه کردن خروجی ها در مدارات BiCMOS پرهیز می‌کنیم. همانطور که اشاره شد استفاده از جریان بجای ولتاژ بعنوان کمیت تغییرپذیر امکان پذیر است. البته طبیعی است که طراحی در مدارات مد جریان بگونه‌ای دیگر باید ارائه شود. مسئله‌ای که در رابطه با مد جریان وجود دارد اینست که این مد معمولاً به نوبت حساس تر می‌باشد. و از طرفی با تغییر تکنولوژی، طراحی نیز باید تا حدودی تغییر کند و بعضاً باید بکلی دگرگون شود. این مسئله در طراحیهای مد ولتاژ کمتر به چشم می‌خورد و با مراعات قوانین طراحی  $I$  یا آنچه که کارخانه سازنده دیکته کرده است، دگرگونی خاصی مورد نیاز نیست. اما آنچه مد جریان را بشدت جذاب می‌کند اینست که در مورد سیستم اعداد با ارقام علامت‌دار که در آن هر بیت دارای علامت است، از جهت جریان می‌توان برای این نمایش استفاده کرد و لازم نیست که یک بیت اضافی جهت نمایش علامت مصرف گردد. موضوع بسیار جالب دیگر این است، که در مدارهای مد جریان با حضور یک آشکارساز آستانه و تغییرات آستانه و همچنین افزایش یا کاهش تعداد ورودی ها می‌توان به مدارات مختلفی دست یافت. شکل ۲ یک مدار پایه، برای مدارات منطقی مختلف از قبیل  $AND$  دو ورودی،  $AND$  سه ورودی و ... و  $n$   $AND$  ورودی و  $OR$  دو ورودی،  $OR$  سه ورودی و ... و  $n$   $OR$  ورودی و دیگر مدارهای منطقی لازم از قبیل تابع اکثریت و ... را نشان می‌دهد.



شکل ۲- مدار پایه برای پیاده‌سازی توابع منطقی مختلف

$I_{in}$  می‌تواند ضربی از جریان واحد باشد، بدین معنی که می‌تواند نمایانگر دو، سه، چهار و ... منطقی باشد. برای سادگی در درک این مطلب می‌توان  $I_{in}$  را به ورودیهای مختلف تجزیه کرد. مثلاً دو یا سه و ...  $n$  ورودی با جریان واحد بجای یک  $I_{in}$  با جریان های متفاوت.

به عنوان یک نتیجه گیری عمومی صرف نظر از تشریح جزئیات با شبیه‌سازی های متعدد و مطالعه طراحی‌های مختلف [۴-۱۰] این نتیجه حاصل گردیده که می‌توان با تغییر و دستکاری نسبت  $(W/L)_{pd}, (W/L)_{pu}$ ، در دروازه‌های معکوس کننده CMOS و استفاده از یک ترانزیستور PMOS به عنوان Source جریان و یا NMOS به عنوان Sink آن، عمل آشکارساز آستانه و تبدیل ولتاژ به جریان را پیاده‌سازی نماییم. که این موضوع اساس عملکرد مدارات مد جریان می‌باشند.

جدول ۲- سطوح مختلف جریان و نسبت W/L

جدول ۲- (الف) نمونه آشکارساز برای آستانه (سطح ۰)

	Threshold 0-1	Threshold 1-2	Threshold 2-3
$W_n / L_n$	0.26 / 0.13	0.13 / 0.13	0.13 / 0.195
$W_p / L_p$	0.13 / 0.13	0.13 / 0.13	0.26 / 0.26
Threshold current	10 $\mu$ A	30 $\mu$ A	50 $\mu$ A

جدول ۲- (ب) نمونه آشکارساز برای آستانه (سطح ۱)

	Threshold 0-1	Threshold 1-2	Threshold 2-3
$W_n / L_n$	0.13 / 0.13	0.195 / 0.13	0.13 / 0.13
$W_p / L_p$	0.13 / 0.195	0.13 / 0.195	0.78 / 0.13
Threshold current	44 $\mu$ A	84 $\mu$ A	134 $\mu$ A

جدول ۲- (ج) نمونه آشکارساز برای آستانه (سطح ۲)

	Threshold 0-1	Threshold 1-2	Threshold 2-3
$W_n / L_n$	0.195 / 0.195	0.195 / 0.13	0.13 / 0.13
$W_p / L_p$	0.13 / 0.26	0.39 / 0.13	0.585 / 0.13
Threshold current	18 $\mu$ A	47 $\mu$ A	72 $\mu$ A


جدول شماره ۳ تاخیر در انواع پیاده سازی G0 تا G2 را نشان می‌دهد.

جدول ۳- چند نوع پیاده‌سازی G0 تا G2

جدول ۳- (الف) تست مدارهای تاخیر برای سطح ۰

Test Circuit	Tdr (Rising Edges)	Tdf (Fanning Edges)
G0	0.42 ns	0.2 ns
G1	0.33 ns	0.46 ns
G2	0.4 ns	0.73 ns

شده در مد جریان، عیناً همان مدار را تحویل سازنده تراشه می‌دهد. ورودی مدار، فقط یک سیستم آلومینیمی یا پلی سیلیکونی می‌باشد و این موضوع دست استفاده کننده را در تعیین تعداد ورودی به سیستم باز می‌کند.




شکل ۵- مدار  $n$  OR ورودی بدون تغییر در ساختار مدار OR دو ورودی

آنچه در واقعیت می‌گذرد اندکی با محاسبات متداول متفاوت است، و بعضاً بر خلاف انتظار از جمع دو جریان یک منطقی، دو منطقی بدست نمی‌آید. این اختلاف با افزایش تعداد ورودیها زیاد می‌شود ولی کوچکترین اهمیتی ندارد چرا که مدار OR به محض مشاهده اولین یک منطقی تغییر حالت خواهد داد. خوشبختانه در رابطه با صفر منطقی نیز همواره جریان های نشتی به حدی کوچک است که قابل نظر کردن می‌باشد. جدول ۵ جدول صحت این مدار  $n$  ورودی را نمایش می‌دهد. با افزایش تعداد ورودی ها و برای مقادیر  $n > 2$  میزان کاهش حاصل از نشتی جمع جبری ورودی ها رو به افزایش می‌نهد. همانطور که اشاره شده آشکارساز آستانه به محض مشاهده اولین یک ورودی تغییر حالت می‌دهد. مقدار خطا در صفر منطقی آنقدر کوچک است که از آن برای تجزیه و تحلیل صرف نظر می‌کنیم. میزان تعیین شده برای آشکار ساز آستانه  $0.5$  منطقی است که معادل جریانی آن  $30 \text{ mA}$  است. مقدار خطای صفر تا ورودی ۷ که عملاً مورد استفاده قرار گرفته است برابر با  $5 \text{ mA}$  می‌باشد. که کاملاً قابل نظر می‌باشد.

جدول ۵- جدول صحت  $n$  OR ورودی

$S_{in}$	$OR_n$	جریان ورودی	جریان خروجی
0	0	$0 + \text{Error}(0)$	0
1	1	$60 \text{ mA}$	$60 \text{ mA}$
2	1	$120 \text{ mA}$	$60 \text{ mA}$
3	1	$175 \text{ mA}$	$60 \text{ mA}$
$\vdots$	$\vdots$	$\vdots$	$\vdots$
$n$	1	$n * 60 - \text{error}(n)$	$60 \text{ mA}$


شکل ۶ مدار یک XOR دو ورودی با استفاده از یک آشکار ساز آستانه ( $TD > 0.5$ ) را نشان می‌دهد.



شکل ۶- مدار بهینه دروازه XOR دو ورودی

اگر جمع جبری  $In_1, In_2$  بیشتر از  $0.5$  منطقی باشد خروجی آشکارساز آستانه تغییر حالت می‌دهد. در صورتیکه جمع جبری ورودی ها صفر باشند در خروجی جریانی نخواهیم داشت. در صورتیکه جمع ورودیها برابر یک گردد چون خروجی

شکل ۳ پیاده سازی دروازه های  $AND/OR$  را نشان می‌دهد. ترانزیستور  $M1$  در واقع به منظور ایجاد جمع جبری دو ورودی  $In_1, In_2$  استفاده شده است. عنصر آشکار ساز آستانه که بوسیله نمایشی شبیه یک معکوس کننده نشان داده شده که در آن حروف  $TD$  (Threshold Detector) نوشته شده است هرگاه که جمع جبری ورودیها از نیم منطقی بیشتر شود از  $High$  به  $low$  تغییر حالت می‌دهد که باعث فعال شدن ترانزیستور  $PMOS$  می‌گردد و دروازه  $OR$  را خواهیم داشت؛ و اگر این معکوس کننده بصورتی تنظیم شود که این تغییر حالت با حاصل شدن مجموع یک و نیم در جمع جبری ورودی ها صورت گیرد، دروازه  $AND$  خواهیم داشت.



شکل ۳- پیاده سازی دروازه های  $AND/OR$  دو ورودی مد جریان


جدول ۴، جدول صحت این دروازه ها را نشان می‌دهد.

جدول ۴- جدول صحت  $AND$  و  $OR$  دو ورودی مد جریان

$S_{in}$	دروازه		جریان ورودی	جریان خروجی	
	$OR_2$	$AND_2$		$OR_2$	$AND_2$
0	0	0	0	0	0
0.5	0	0	$30 \text{ mA}$	0	0
1	1	0	$60 \text{ mA}$	$60 \text{ mA}$	0
2	1	1	$120 \text{ mA}$	$60 \text{ mA}$	$60 \text{ mA}$

شکل ۴ پیاده سازی تابع اکثریت ( $Majority$ ) را نشان می‌دهد و رابطه زیر نیز بیانگر خروجی مدار می‌باشد:

$$I_{n1} I_{n2} + I_{n1} I_{n3} + I_{n2} I_{n3}$$



شکل ۴- تابع اکثریت

قابلیت های ذکر شده در مدارات مد جریان، و بخصوص کاهش تعداد ترانزیستوراز اهمیت بسیار بالایی برخوردار می‌باشد. همچنان که مشاهده می‌شود ساختار یکنواخت مدارهای طراحی شده اجازه افزایش تعداد ورودی ها را به سادگی میسر می‌سازد، در حالی که این امر در مدارات مد ولتاژ تنها با افزایش ترانزیستورها امکان پذیر می‌باشد. به طور مثال در مورد دروازه  $OR$  فقط کافیست که تعداد ورودیها را زیاد کنیم و  $OR$  های با تعداد ورودی بیشتر داشته باشیم. شکل ۵ یک مدار  $OR$  چند ورودی را نشان می‌دهد. با توجه به شکل در می‌یابیم که تنها تغییری که در مدار شکل ۳ ( $TD > 0.5$ ) صورت گرفته افزایش تعداد ورودیهاست مدار می‌باشد. در واقع هیچ تغییر خاصی صورت نگرفته و طراح با قابلیت های ذکر



### ۵- نتیجه

ما دروازه های منطقی CMOS مد جریان ارائه شده را بررسی کردیم و مدارات BiCMOS مد جریان چندمقداری جدیدی ارائه نمودیم که به مراتب سریعتر از معادل BiCMOS آن در مد ولتاژ به منظور راندن بار خازنی بزرگ عمل می کند. در مورد طراحی NOR با تعداد ورودی بسیار زیاد و NAND با تعداد ورودی زیاد، در مقایسه با معادل آنها در مد ولتاژ در بهترین حالت، ۱۷٪ و در بدترین حالت، ۶٪ افزایش سرعت مشاهده گردیده است. از نظر تعداد ترانزیستور MOS مصرفی در دروازه های منطقی، در بدترین حالت، ۱ ترانزیستور و در بهترین حالت، ۲n-3 ترانزیستور صرفه جویی شده است. نکته قابل توجه این است که در دروازه های NOR و NAND با افزایش تعداد ورودی ها تعداد ترانزیستور های مصرفی MOS تغییری نمی کند.

### مراجع

[1] K. Navi, A. Kazeminejad and D. Etiemble, "Performance of CMOS Current Mode Full Adders," *IEEE Proc. Int'l. Symp. Multiple Valued Logic*, pp. 27-34, 1994.

[2] K. Navi and D. Etiemble, "From Multi-Valued Current Mode CMOS Circuits to Efficient Voltage Mode CMOS Arithmetic Operators," *IEEE Proc. Int'l. Symp. Multiple Valued Logic*, pp. 58-64, 1995.

[3] A. Arfaee and K. Navi and M. Kazemi Parsa and A. Akbari, "Design of High speed 2's complement MAC Unit Using Redundant Number System," *6<sup>th</sup> Annual Computer Society of Iran Computer Conf.*, 2001.

[4] D. A. Hodges, R. Saleh and H. G. Jackson, *Analysis and Design of Digital Integrated Circuits*, 3<sup>rd</sup> Edition, Mc-Graw Hill, 2004.

[5] J. M. Rabaey, A. Chandrakasan and B. Nikolic, *Digital Integrated Circuits*, 2<sup>nd</sup> Edition, Prentice Hall, 2002.

[6] S. H. Gerez, *Algorithms for VLSI Design*, John Wiley, 1999.

[7] C. C. Saint and J. Saint, *IC Mask Design Essential Layout Techniques*, Mc-Graw Hill, 2002.

[8] W. K.Chen, *The VLSI Hand Book*, IEEE Press 2000.

[9] M. M. Vai, *VLSI Design*, CRC 2001.

[10] J. B. Kuo and J. Honglou, *Low - Voltage CMOS VLSI Circuits*, John Willy, 1999.

[11] A. Kazeminejad, K. Navi and D. Etiemble, "CML Current Mode Full Adders for 2.5-V Power Supply," *IEEE Proc. Int'l. Symp. Multiple valued Logic*, 1994, pp. 10-15.

[12] T.Temel and A. Morgül, "Implementation of Multi-valued Logic Gates Using Full Current mode CMOS Circuits," *Analog Integrated Circuits and Signal Processing*, KAP, vol. 39, no. 2, pp. 191-204, 2004.

در طراحی شکل ۱۰ دو آینه جریان و یک دروازه معکوس کننده CMOS حذف گردیده که کاهش تأخیر قابل ملاحظه ای حاصل گردیده است. توجه به این نکته ضروری است که (W/L) ترانزیستور  $M_1$  خیلی کمتر از ترانزیستور  $M_2$  می باشد چرا که در حالت  $\sum_{in} = 1$  جریان عبوری از  $M_2$  برابر با یک منطقی (30 mA) می باشد ولی در حالت  $\sum_{in} = 3$  طبیعی است که ماکزیمم جریان قابل عبور از ترانزیستور  $M_2$  سه برابر جریان معادل یک منطقی خواهد بود و به طریقی باید این جریان محدود شود. با کم کردن نسبت (W/L) ترانزیستور  $M_1$  این مسئله حل خواهد شد. در عمل اگر مدار BiCMOS طراحی شده در سیستم های دیجیتالی مد ولتاژ بکار رود احتیاج به کم کردن این مقدار نیست چرا که همواره ولتاژ خروجی برابر با  $V_{dd}-v_{be}$  خواهد بود. جدول ۸ مقایسه تأخیر مدارات منطقی مختلف BiCMOS مد ولتاژ و BiCMOS مد جریان را نشان می دهد.

جدول ۸- میزان افزایش سرعت در مد جریان، نسبت به مد ولتاژ

مدار / افزایش سرعت	NOR	NAND	XOR
حداکثر افزایش سرعت	15%	14%	6%
حداقل افزایش سرعت	12%	13%	17%

بنابر شبیه سازی های صورت یافته و همچنانکه مشاهده می شود نسبت های فوق نشانگر افزایش قابل ملاحظه سرعت در مد جریان نسبت به مد ولتاژ می باشد. همچنین در جدول ۹ نیز به بررسی تعداد ترانزیستورهای بکار رفته در مدارهای مختلف BiCMOS در مدهای ولتاژ و جریان پرداخته شده است.

جدول ۹- نمایش شمارش تعداد ترانزیستور MOS در مدارات BiCMOS مد

ولتاژ و جریان

مدار / تکنولوژی	BiCMOS مد جریان	BiCMOS مد ولتاژ
NOR دو ورودی	5	6
n NOR ورودی	5	2n+2
NAND دو ورودی	5	6
n NAND ورودی	5	2n+2
XOR دو ورودی	12	14
XOR سه ورودی	15	24
XOR بهبودیافته سه ورودی	11	14

جدول ۱۰ مساحت دروازه های مختلف مد جریان و ولتاژ و همچنین درصد بهبود مساحت مد جریان نسبت به مد ولتاژ را نشان می دهد.

جدول ۱۰- مقایسه مساحت در مدارات BiCMOS مد ولتاژ با جریان

مدار / تکنولوژی	BiCMOS مد جریان ( $\mu m^2$ )	BiCMOS مد ولتاژ ( $\mu m^2$ )	درصد بهبود
NOR دو ورودی	2.737	3.116	12%
:	:	:	:
n NOR ورودی	2.737	2.052+0.532(n)	100% n $\rightarrow$ $\infty$
NAND دو ورودی	2.798	3.116	10%
:	:	:	:
n NAND ورودی	2.671+0.063(n)	2.052+0.532(n)	88% n $\rightarrow$ $\infty$
XOR دو ورودی	1.810	3.648	50%
XOR سه ورودی	4.519	5.244	13%

- [13] T. Temel, *Current-mode CMOS Design of Multi-valued Logic Circuits*, Ph.D Thesis, Bogazici University, Dep. of Electrical and Electronics Engineering, 2002.
- [14] A. Morgul and T. Temel, "A New Level Restoration Circuit for Multi-valued Logic," *Proc. of IEEE ISCAS'04*, pp. 649-652, Vancouver, CA, 2004.
- [15] S. M. Kang and Y. Leblebici, *CMOS Digital Integrated Circuits Analysis & Design*, 3<sup>rd</sup> Edition, Swiss Federal Institute of Technology, Mc-Graw Hill, 2003.
- [16] C. L. Chen, "2.5 $\mu$ m BiCMOS Technology," *IEEE Journal of Solid-State Circuits*, vol. 27, no. 4, 1992.



**کیوان ناوی** مدرک کارشناسی سخت افزار کامپیوتر خود را از دانشکده مهندسی کامپیوتر دانشگاه شهید بهشتی در سال ۱۳۶۶ اخذ نمود و همچنین مدرک کارشناسی ارشد سخت افزار کامپیوتر خود را در سال ۱۳۶۹ از دانشکده مهندسی برق دانشگاه صنعتی شریف دریافت نمودند. ایشان مدرک دکتری خود را در رشته معماری کامپیوتر از دانشگاه پاریس (LRI) XI در سال ۱۹۹۵ اخذ

نمود و در حال حاضر عضو هیئت علمی دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی می باشد. زمینه های تحقیقاتی مورد علاقه او حساب کامپیوتر، مدارات چند مقداری، طراحی مدارات کم مصرف و سرعت بالا و طراحی مدارات مد جریان می باشد. آدرس پست الکترونیکی نامبرده عبارتست از:

[navi@sbu.ac.ir](mailto:navi@sbu.ac.ir)



**محسن کاظمی پارسا** مدرک کارشناسی سخت افزار کامپیوتر خود را از دانشکده مهندسی کامپیوتر دانشگاه شهید بهشتی در سال ۱۳۶۶ اخذ نمود و همچنین مدرک کارشناسی ارشد معماری کامپیوتر خود را در سال ۱۳۶۹ از دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف دریافت نمودند. در حال حاضر ایشان در مقطع دکتری معماری کامپیوتر در واحد علوم و تحقیقات حصارک مشغول به تحصیل

می باشند. موضوعات مورد علاقه ایشان، معماری کامپیوتر، ارزیابی شبکه های کامپیوتری و طراحی مدارات مجتمع می باشد. آدرس پست الکترونیکی نامبرده عبارتست از:

[kazemiparsa@sbu.ac.ir](mailto:kazemiparsa@sbu.ac.ir)



**آرش قربان نیا دلاور** مدرک کارشناسی نرم افزار خود را از دانشکده فنی و مهندسی دانشگاه ساری در سال ۱۳۷۸ احراز نمود، همچنین مدرک کارشناسی ارشد معماری کامپیوتر خود را از واحد علوم و تحقیقات حصارک اخذ نمود. وی در حال حاضر دانشجوی مقطع دکترای معماری کامپیوتر واحد علوم و تحقیقات حصارک می باشند. موضوعات مورد علاقه ایشان طراحی مدارهای

BiCMOS و بررسی کیفیت سرویس های شبکه می باشد. آدرس پست الکترونیکی نامبرده عبارتست از:

[ghorbannia@sbu.ac.ir](mailto:ghorbannia@sbu.ac.ir)