

یک روش منظم برای آزمایش ساختارهای ارتباطی مبتنی بر گذرگاه در تراشه‌های پیچیده

رضا نورمندی پور^۱ احمد خادم‌زاده^۲

^۱ دانشگاه آزاد اسلامی واحد علوم و تحقیقات، تهران، ایران
^۲ مرکز تحقیقات مخابرات ایران، تهران، ایران

چکیده

ساختارهای ارتباطی مبتنی بر گذرگاه نقش کلیدی را در ارتباطات بین ترکیبات تراشه‌هایی با چگالی خیلی بالا نظیر سیستم-بر-تراشه^۱ و شبکه-بر-تراشه^۲ ایفا می‌کنند. بسیاری از اشکالات ایستا نظیر اشکالات اتصال-کوتاه^۳، مدار-باز^۴، ایستایی^۵ و ترکیب آنها، و همچنین اشکالاتی نظیر همسپوایی^۶ ممکن است در هنگام ساخت تراشه و یا در عملکرد نرمال تراشه در ساختارهای ارتباطی آن رخ دهد، که مورد اول نیاز به آزمایش‌های خاص آن اشکالات و مورد دوم نیاز به آزمایش‌هایی با سرعت عملکردی تراشه دارد. در این مقاله ما سعی بر این داشته‌ایم که با یک روش کاملاً منظم حداقل گوی آزمایش را برای هر یک از انواع اشکالات ایستا و همسپوایی استخراج کنیم و با ارائه یک سخت‌افزار مولد الگوی آزمایش برای هر یک از این نوع اشکالات، راه حل بسیار مناسبی را برای آزمایش گذرگاه‌های ارتباطی این نوع تراشه‌ها در سطح سیستم پیشنهاد دهیم. از طرفی با طراحی مولدهای الگوی آزمایش با حداقل سربار مساحتی که دارای سرعتی معادل با سرعت عملکرد تراشه هستند، کاربرد آنها را در سیستم-بر-تراشه و همچنین شبکه-بر-تراشه بسیار موثر کرده‌ایم.

کلمات کلیدی: ساختارهای ارتباطی، گذرگاه، مدل‌های اشکال، اشکالات ایستا، اشکالات همسپوایی.

۱- مقدمه

حد در سیگنال ایجاد کنند و در نتیجه دقت سیگنال را بطور غیرقابل قبولی کاهش دهند. این تأثیر که به همسپوایی معروف است، در تکنولوژی‌های نانو متر بسیار مورد توجه قرار گرفته است [1]. از آنجا که تکنیک‌های بسیاری در کاهش همسپوایی پیشنهاد شده است [2,3,4]، به سبب کاهش محدوده نویز در طراحی و تغییرات غیرقابل پیش‌بینی در فرایند، آزمایش همسپوایی بایستی مورد توجه قرار گیرد.

در این مقاله ما یک روش منظمی را برای تولید الگوی آزمایش بکار برده‌ایم که با استفاده از آن می‌توان دنباله‌ای از الگوهای آزمایش را بدست آورد که هر دو اشکالات ایستا و همسپوایی را بطور همزمان مورد هدف قرار می‌دهد. این روش در عین حال که ساده است، از قابلیت گسترش‌پذیری بالایی برخوردار است. سازمان این مقاله به این صورت است که در بخش دوم مروری بر کارهای انجام شده در تولید الگوی آزمایش برای زیرساخت‌های ارتباطی مبتنی بر گذرگاه صورت گرفته

پیشرفت در تکنولوژی مدارات مجتمع با تراکم بالا^۸ نقش کلیدی را در بهبودسازی فرکانس کلاک و چگالی تراشه ایفا می‌کند. تداوم در پیشرفت تکنولوژی و فرایند ساخت، این امکان را فراهم ساخته است که یک سیستم متشکل از چندین هسته در یک تراشه مجتمع شود. در طراحی‌های مبتنی بر هسته تعداد زیادی گذرگاه‌های ارتباطی بین هسته‌ها با اتصالات نسبتاً طولانی بایستی تحقق یابد. با افزایش تأخیر گیت، اهمیت کارایی گذرگاه‌ها در حصول یک کارایی بالا در سطح سیستم افزایش می‌یابد. به‌رحال علاوه بر نواقصی نظیر اتصال-کوتاه، مدار باز و ایستایی که ممکن است در مدت فرایند ساخت در ساختارهای ارتباطی رخ دهند و منجر به اشکالات ایستا شوند، به سبب افزایش اتصالات خازنی و القایی متقابل، سیگنال‌ها روی خطوط مجاور گذرگاه‌ها ممکن است روی یکدیگر تأثیر گذاشته و تأخیر بیش از

بدلیل ماهیت زمانی اشکالات همشنوایی، آزمایش روی - خط این نوع اشکالات از اهمیت بسیاری برخوردار است. بنابراین، بکارگیری یک روش منظم در کاهش تعداد الگوهای آزمایش برای اشکالات ایستا و بخصوص برای اشکالات همشنوایی که نتیجه در کاهش زمان کاربرد آزمایش می‌شود، و همچنین طراحی مولدهای الگوهای آزمایش بدست آمده با حداقل سربار مساحتی، از نوآوری‌های این مقاله است. از طرفی، بدلیل عدم توجه به ترکیب اشکالات ایستا روی خطوط گذرگاه‌های ارتباطی در کارهای قبلی، این نوع اشکالات نیز در این مقاله مورد بررسی قرار گرفته است. حتی با استفاده از روش پیشنهاد شده در این مقاله، بسته به تکنولوژی بکار رفته در طراحی گذرگاه‌های ارتباطی، تعداد الگوهای آزمایش برای اشکالات همشنوایی می‌تواند بطور چشمگیری کاهش و حتی مستقل از N شود. روش ارائه شده از پیچیدگی بسیار پایین و در عین حال از قابلیت گسترش‌پذیری بالایی برخوردار است.

۳- رده‌بندی اشکالات یک گذرگاه

یک گذرگاه شامل یک مجموعه درایور و یک مجموعه دریافت کننده است. یک گذرگاه عاری از اشکال است، اگر مقادیر منطقی که توسط درایورها روی خطوط گذرگاه قرار می‌گیرد، همان مقادیری باشد که توسط دریافت کننده‌ها مشاهده می‌شود. انواع اشکالاتی که روی خطوط یک گذرگاه می‌تواند رخ دهد، به اشکالات ایستا و همشنوایی می‌تواند رده‌بندی شوند. اشکالات ایستا یک گذرگاه بیشتر در فرایند ساخت تراشه رخ می‌دهند. این اشکالات را می‌توان در چهار مدل رده‌بندی کرد: مدل اشکال اتصال-کوتاه، مدل اشکال مدار-باز، مدل اشکال ایستایی و مدل اشکال ترکیبی. اشکالات همشنوایی بدلیل کوچکی ابعاد و بالا بودن فرکانس کلاک تراشه، در ساختارهای ارتباطی تراشه رخ می‌دهند. اشکالات همشنوایی اساساً از اتصالات خازنی و القایی بین خطوط یک گذرگاه نتیجه می‌شود. در بیشتر حالات فقط اتصالات خازنی را موجب بروز اشکال همشنوایی در نظر می‌گیرند [16]. در آزمایش اشکالات همشنوایی، یک یا چند خط از گذرگاه را به‌عنوان قربانی و سایر خطوط را به‌عنوان مهاجم در نظر می‌گیرند. قربانی‌ها خطوطی هستند که تحت تاثیر همشنوایی قرار می‌گیرند و خطوط مهاجم تاثیرات همشنوایی را روی قربانی‌ها اعمال می‌کنند. مدل اشکال Glitch و مدل اشکال تاخیر در این رده از اشکالات می‌گنجد.

۳-۱- مدل‌های اشکالات ایستا

۱- مدل اشکال اتصال-کوتاه: در صورتیکه $(N \geq 2)$ ؛ d_0, d_1, \dots, d_{N-1} ، درایورهای یک گذرگاه باشند و به یکدیگر اتصال-کوتاه شوند و مقادیر این درایورها که گذرگاه را کنترل می‌کنند، به ترتیب x_0, x_1, \dots, x_{N-1} باشد، آنگاه دریافت کننده‌های این گذرگاه مقادیر $x_0 \vee x_1 \vee \dots \vee x_{N-1}$ را دریافت خواهند کرد. این مدل wired-OR می‌باشد (در مدل wired-AND، اتصال-کوتاه درایورها باعث می‌شود که دریافت کننده‌ها مقادیر $x_0 \wedge x_1 \wedge \dots \wedge x_{N-1}$ را دریافت کنند).

۲- مدل اشکال مدار-باز: در این مدل اشکال اگر یک خط از گذرگاه به هیچ درایور یا دریافت کننده‌ای متصل نباشد، این خط دارای اشکال مدار-باز است و مقدار روی خط می‌تواند به مقدار '0' یا '1' شناور باشد و در مدت عمل آشکارسازی اشکال تغییر نخواهد کرد.

۳- مدل اشکال ایستایی: این نوع مدل اشکال دو نوع است:

- مدل اشکال ایستا- بر '1': اتصال-کوتاه یک خط به منبع تغذیه یا VDD اشکال ایستا- بر '1' را ایجاد می‌کند که مقدار روی خط همواره ارزش '1' را دارا است و در مدت عمل آزمایش تغییر نمی‌کند (اشکال مدار-باز، در

است. در بخش سوم کلیه مدل‌های اشکال قابل وقوع روی خطوط یک گذرگاه رده‌بندی شده است. استفاده از یک روش منظم برای استخراج حداقل تعداد الگوهای آزمایش برای مدل‌های اشکال ایستا و همچنین استخراج دنباله‌های الگوی آزمایش با حداقل طول برای مدل‌های اشکال همشنوایی به ترتیب در بخش‌های چهارم و پنجم آورده شده است. بخش ششم و هفتم به ترتیب شامل جزئیات طراحی مولدهای الگوهای آزمایش برای اشکالات ایستا و اشکالات همشنوایی می‌باشند. بخش هشتم بحث و نتیجه را پوشش می‌دهد.

۲- مروری بر کارهای انجام شده

در سال ۱۹۷۴، Kautz نشان داد که در آزمایش یک گذرگاه که دارای N خط است، جهت آشکارسازی کلیه اشکالات اتصال-کوتاه و مدار-باز نیاز به $\lceil \log N \rceil$ الگوی آزمایش است [5]. ایده اصلی این است که یک الگوی آزمایش منحصر بفرد به هر خط گذرگاه اعمال می‌شود. در این روش ترکیب برخی اشکالات ایستا که ممکن است اشکالاتی بوجود آورند که رفتار آنها کاملاً متفاوت از هر یک از اشکالات ایستا باشد، رها شده است. الگوریتمی که توسط Kautz ارائه شده است به دنباله شمارشی معروف است. در [6] نیز نشان داده شده است که اشکالات ایستا-باز می‌توانند توسط الگوریتم پیشنهادی در [5] آزمایش شوند، مادامیکه از الگوهای تمام '1' و تمام '0' صرفه نظر شود. اما تعداد الگوهای مورد نیاز در برخی حالات به $\lceil \log N + 2 \rceil$ نیز افزایش می‌یابد. در [7] نیز یک الگوریتم پیشنهاد شد که یک دنباله شمارشی را در دو مرحله به گذرگاه اعمال می‌کند. در مرحله اول اصل دنباله و در مرحله دوم متمم دنباله اعمال می‌شود. لذا طول الگوی آزمایش به $\lceil \log N \rceil + 2$ افزایش می‌یابد.

اشکالات همشنوایی نیز از دید محققین پنهان نمانده است، به‌طوری‌که چندین آنالیز در نواقص همشنوایی و علل وقوع آنها در [8,9] گزارش شده است. مدل‌های اشکال و استراتژی‌های متنوعی در تولید الگوی آزمایش جهت آشکارسازی نواقص همشنوایی در سطح گیت ارائه شده است [10,11]. با وجود تاثیر بسزایی که گذرگاه‌های ارتباطی روی کارایی در سطح سیستم دارند، تعداد کمی از گروه‌های تحقیقاتی تولید الگوهای آزمایش را برای گذرگاه‌ها مورد بررسی قرار داده‌اند. در [12] مدل اشکال Maximum Aggressor Fault؛ باختصار مدل MAF، ارائه شده است که بطور مجزا نواقص همشنوایی را روی خطوط گذرگاه‌ها مدل می‌کند. در این مدل فقط یک خط به‌عنوان قربانی و $N-1$ خط دیگر به‌عنوان مهاجم عمل می‌کنند؛ جایی که N تعداد خطوط گذرگاه است. این روش بدترین حالت را برای مهیا ساختن شرایط همشنوایی در نظر گرفته است، که با مهیا شدن این شرایط روی خطوط گذرگاه، بهترین کیفیت آزمایش را دارا است. نویسندگان در [13] یک فرمول جدیدی را برای شبکه‌های اتصالی ارائه داده‌اند که تولید آزمایش را ساده می‌کند.

اهمیت این فرمول در این است که تاثیرات ورودی‌ها را درون رفتار مدل اتصالی پارامتربندی می‌کند. متدولوژی بکار رفته نیاز به محاسبات بسیار پیچیده‌ای در تولید الگوی آزمایش دارد. بنابراین آنها از روش Model Order Reduction جهت کاهش این محاسبات استفاده کرده‌اند. مبتنی بر مدل MAF، یک سخت‌افزار نیمه خودآزمون توکار در [14] توسعه داده شده است. نویسندگان در [15] نیز جهت آزمایش زیرساخت‌های ارتباطی در شبکه-بر-تراشه، از مدل MAF استفاده کرده‌اند. آنها با الحاق انتقال از بردار آزمایش به بردار دیگر، تعداد بردارهای مورد نیاز برای فعال‌سازی اشکالات MAF را تا حدودی کاهش دادند. به‌رحال تعداد الگوهای آزمایش بکار رفته وابسته به N (تعداد خطوط گذرگاه) می‌باشد، که افزایش تعداد خطوط در گذرگاه می‌تواند زمان کاربرد آزمایش را در حد زیادی افزایش دهد.

۴- الگوهای آزمایش برای اشکالات ایستا یک گذرگاه

با استفاده از انواع اشکالات ایستا یک گذرگاه که در بخش قبل مطرح شد، جهت آشکارسازی آنها نیاز به آزمایشی است که یک مجموعه از الگوهای آزمایش را به گذرگاه اعمال کند. روش استنتاج این مجموعه آزمایش به شرح زیر است.

به منظور آشکارسازی اشکالات اتصال-کوتاه از نماد $(d_i, d_j) > S(r_i, r_j)$ استفاده شده است، جایی که d_i و d_j درایورهای خطوطی هستند که به یکدیگر اتصال-کوتاه شده‌اند، و r_i و r_j مقادری هستند که توسط دریافت کننده‌ها به اشتباه دریافت شده‌اند. با توجه به جدول ۱، چهار الگوی آزمایش می‌تواند به دو خط از گذرگاه که اتصال-کوتاه شده‌اند، اعمال شود که فقط دو تا از آنها قابلیت آشکارسازی اشکال را دارند که می‌توان آنها را با نمادهای $(0,1) > S(1,1)$ و $(1,1) > S(1,0)$ نشان داد (اگر از مدل wire-AND استفاده شود، دو الگوی آزمایش را می‌توان با نمادهای $(0,1) > S(0,1)$ و $(1,0) > S(0,0)$ نوشت). از آنجا که اشکالات مدار-باز و ایستایی دارای رفتاری مشابه هستند، بنابراین به منظور آشکارسازی آنها از نماد $(r_i) > SO(d_i)$ استفاده کرده‌ایم، به‌طوری‌که r_i مقداری است که توسط دریافت کننده به اشتباه دریافت می‌شود و می‌تواند مقدار '1' (برای اشکال ایستا بر '1' و یا اشکال مدار-باز در حالتی که خط مدار-باز به مقدار '1' شناور است) یا مقدار '0' (برای اشکال ایستا-بر '0' و یا اشکال مدار-باز در حالتی که خط مدار-باز به مقدار '0' شناور است) باشد، و d_i نیز مقدار درایور خط اتصال شده به VDD یا GND و یا خط مدار-باز می‌باشد. برای آشکارسازی اشکالات ایستا-بر '1' و مدار-باز (در صورتیکه خط مدار-باز به مقدار '1' شناور باشد) می‌توان دو الگوی آزمایش را بکار برد که فقط یکی از آنها قابلیت آشکارسازی اشکال را دارد که با نماد $(1) > SO(0)$ نشان داده می‌شود. به‌طور مشابه، برای آشکارسازی اشکالات ایستا-بر '0' و مدار-باز (در صورتیکه خط مدار-باز به مقدار '0' شناور باشد) می‌توان دو الگوی آزمایش را بکار برد که فقط یکی از آنها قابلیت آشکارسازی اشکال را دارد که با نماد $(0) > SO(1)$ نشان داده می‌شود (همانطور که قبلاً اشاره شد، اشکالات ایستایی و مدار-باز دارای رفتاری مشابه هستند).

جدول ۱- الگوهای آزمایش برای اشکال اتصال-کوتاه دو خط از گذرگاه


قابلیت آشکارسازی	Wire-AND		Wire-OR	
	$r_i r_j$	$d_i d_j$	$r_i r_j$	$d_i d_j$
بله	00	01	11	01
بله	00	10	11	10
خیر	00	00	00	00
خیر	11	11	11	11

ترکیبی از اشکالات اتصال-کوتاه، مدار-باز و ایستایی ممکن است اشکالی را ایجاد کند که رفتاری متفاوت با رفتار هر یک از آنها داشته باشد. در بین آنها، ترکیب اشکال اتصال-کوتاه با اشکال مدار-باز این خاصیت را دارا است و سایر ترکیبات رفتاری مشابه با هر یک از اشکالات فوق که بررسی شده‌اند، دارند. بنابراین، به منظور آشکارسازی اشکالاتی که ترکیبی از اتصال-کوتاه و مدار-باز هستند، در این مقاله به آنها به‌عنوان اشکالات ترکیبی (Hybrid fault) رجوع شده است، از نماد $(r_i, r_j) > H(d_i, d_j)$ استفاده کرده‌ایم، جایی که d_i و d_j درایورهای دو خط از یک گذرگاه می‌باشند که بیکدیگر اتصال-کوتاه شده‌اند و یکی از آنها مدار-باز می‌باشد، و r_i و r_j مقادری هستند که توسط دریافت کننده‌های آن دو خط به اشتباه دریافت شده‌اند. حالات مختلفی را می‌تواند برای اشکالات ترکیبی در نظر

صورتیکه خط به مقدار '1' شناور باشد رفتاری مشابه با اشکال ایستا-بر '1' دارد.

• مدل اشکال ایستا-بر '0': اتصال-کوتاه یک خط به زمین یا GND اشکال ایستا-بر '0' را ایجاد می‌کند که مقدار روی خط همواره ارزش '0' را دارا است و در مدت عمل آزمایش تغییر نمی‌کند (اشکال مدار-باز، در صورتیکه خط به مقدار '0' شناور باشد، رفتاری مشابه با اشکال ایستا-بر '0' دارد).

۴- مدل اشکال ترکیبی: با ترکیب سه مدل اشکال فوق ممکن است اشکالاتی رخ دهد که رفتاری متفاوت با هر یک از آنها داشته باشد. به‌عنوان مثال، با ترکیب اشکال ایستایی با اشکال اتصال-کوتاه اشکالی بوجود می‌آید که رفتاری مشابه با مدل اشکال ایستایی را دارد، ولی ترکیب اشکال مدار-باز با اشکال اتصال-کوتاه منجر به اشکالی خواهد شد که رفتار آن کاملاً متفاوت با هر کدام از آنها است. بنابراین این نوع مدل اشکال نیز بایستی مورد توجه قرار گیرد.



شکل ۱- اشکالات هم‌نشوایی: (الف) Positive Glitch (ب) Negative Glitch (ج) Falling Delay (د) Rising Delay (V: خط قربانی و A: خط مهاجم)

۳-۲- مدل‌های اشکال هم‌نشوایی

الف) مدل اشکال Glitch شامل دو نوع است:

• مدل positive Glitch: در این مدل با قرار گرفتن خط قربانی بر مقدار پایدار '0'، خطوط مهاجم با انتقال از مقدار '0' به مقدار '1' با تأثیر روی خط قربانی، یک Glitch مثبت (یک پالس مثبت ناخواسته) روی خط قربانی تحمیل می‌کنند (شکل ۱- الف را ببینید).

• مدل negative Glitch: در این مدل با قرار گرفتن خط قربانی بر مقدار پایدار '1'، خطوط مهاجم با انتقال از مقدار '1' به مقدار '0' با تأثیر روی خط قربانی، یک Glitch منفی (یک پالس منفی ناخواسته) روی خط قربانی تحمیل می‌کنند (شکل ۱- ب را ببینید).


ب) مدل اشکال تاخیر: تاخیر یک خط از گذرگاه ممکن است بین یک محدوده قابل قبول و یا یک محدوده غیر قابل قبول تغییر کند و آن به سبب یک نقص اساسی یا دگرگونی در فرایند ساخت و یا به سبب تأثیر هم‌نشوایی از سایر خطوط حامل سیگنال روی همان لایه یا لایه مجاور سیلیکونی می‌باشد [17]. اشکال تاخیر شامل دو نوع است:

• مدل rising Delay: در این مدل، خطوط مهاجم با انتقال از مقدار '1' به مقدار '0' با تأثیر روی خط قربانی، تاخیر غیر قابل قبولی را روی خط قربانی در انتقال از مقدار '0' به '1' ایجاد می‌کنند (شکل ۱- د را ببینید).

• مدل falling Delay: در این مدل، خطوط مهاجم با انتقال از مقدار '0' به مقدار '1' با تأثیر روی خط قربانی، تاخیر غیر قابل قبولی را روی خط قربانی در انتقال از مقدار '1' به '0' ایجاد می‌کنند (شکل ۱- ج را ببینید).

جدول ۳- الگوهای آزمایش برای اشکالات ایستا یک گذرگاه (N=8)

گام	الگوی آزمایش	
	مجموعه اعمال شده	
	$d_0 \dots d_7$	
۱	S1	00000000
	S1	11111111
	S2	01010101
	S3	10101010
۲	S2	00110011
	S3	11001100
	S2	00001111
۳	S3	11110000



شکل ۳- گراف آشکارسازی اشکالات یک گذرگاه هشت بیتی در گام‌های مختلف: (الف) گام اول (ب) گام دوم (ج) گام سوم

با توجه به جداول ۱ و ۲، مجموعه الگوی آزمایش که کلیه اشکالات ایستا رده‌بندی شده در زیر بخش ۳-۱ برای یک گذرگاه با دو خط را آشکار می‌کند، برابر $S = \{(0,0), (0,1), (1,0), (1,1)\}$ می‌باشد. مجموعه S را به سه زیر مجموعه تقسیم می‌کنیم: $S_1 = \{(0,0), (1,1)\}$ ، $S_2 = \{(0,1)\}$ و $S_3 = \{(1,0)\}$. بنابراین، جهت توسعه الگوی آزمایش برای یک گذرگاه N بیتی، d_0, d_1, \dots, d_{N-1} جایی که N توانی از ۲ است، نیاز به گام‌های زیر است:

- گام اول: برای خطوط متصل به هر جفت درایور (d_i, d_{i+1}) ، مجموعه‌های الگوی آزمایش $S_1 = \{(0,0), (1,1)\}$ ، $S_2 = \{(0,1)\}$ و $S_3 = \{(1,0)\}$ را $N/2$ مرتبه به طور مکرر به ترتیب جهت تحریک خطوط گذرگاه N-خطی توسط درایورها اعمال می‌شود. جدول ۳ کلیه اشکالات آشکار شده بین $(d_i, d_{i+1+K \times 2})$ را نشان می‌دهد، جایی که:


$$K \in \{0, 1, \dots, \lfloor ((N-1) - (i+1))/2 \rfloor\}$$

این همچنین در شکل ۳-الف نشان داده شده است، کمان بین دو درایور d_i و d_j نشان می‌دهد که کلیه اشکالات بین خطوط متصل به درایورهای d_i و d_j آشکار شده‌اند.

- گام دوم: برای خطوط متصل به هر جفت درایور (d_i, d_{i+2}) ، فقط مجموعه الگوی آزمایش $S_2 = \{(0,1)\}$ و سپس $S_3 = \{(1,0)\}$ اعمال می‌شود؛ این کافی می‌باشد زیرا مجموعه $S_1 = \{(0,0), (1,1)\}$ قبلاً در گام اول اعمال شده است. با توجه به جدول ۳ و شکل ۳-ب، کلیه اشکالات بین $(d_i, d_{i+2+K \times 4})$ فعال شده است، جایی که:

$$K \in \{0, 1, \dots, \lfloor ((N-1) - (i+2))/4 \rfloor\}$$

گرفت که فقط چهار حالت از آنها رفتاری متفاوت را نسبت به هر یک از اشکالات اتصال-کوتاه و مدار-باز از خود نشان می‌دهند. شکل ۲ این چهار حالت را نشان می‌دهد.



شکل ۲- حالاتی از اشکال ترکیبی (ترکیبی از اتصال-کوتاه و مدار-باز) - خط چین: سیم مدار-باز

جدول ۲- الگوهای آزمایش برای اشکالات ترکیبی دو خط از یک گذرگاه

حالت	مقدار خط شناور	Wire-AND		Wire-OR	
		$r_i r_j$	$d_i d_j$	$r_i r_j$	$d_i d_j$
۱	X	00	10	00	10
		11	01	11	01
۲	X	00	01	00	01
		11	10	11	10
۳	1	01	00	01	00
		-	-	11	01
		01	10	11	10
		10	11	10	11
		00	01	10	01
		00	10	-	-
۴	1	10	00	10	00
		10	01	11	01
		-	-	11	10
		00	01	-	-
		00	10	01	10
		01	11	01	11
0	0	00	01	-	-
		00	10	01	10


به‌منظور آشکارسازی اشکالات ترکیبی، برای حالت اول فقط از نمادهای $\langle 0,1 \rangle H(0,1)$ و $\langle 0,0 \rangle H(1,0)$ و برای حالت دوم از نمادهای $\langle 0,0 \rangle H(0,1)$ و $\langle 1,1 \rangle H(1,0)$ می‌توان استفاده کرد. سایر الگوهای آزمایش قابلیت آشکارسازی اشکالات دو حالت فوق را ندارند.

برای حالت سوم در صورتیکه خط مدار-باز به مقدار '1' شناور باشد از نمادهای $\langle 0,1 \rangle H(0,0)$ ، $\langle 0,1 \rangle H(1,0)$ و $\langle 1,1 \rangle H(0,1)$ به‌منظور آشکارسازی اشکال استفاده می‌شود (اگر مدل Wire-AND در نظر گرفته شود، از نمادهای $\langle 0,0 \rangle H(0,0)$ و $\langle 0,1 \rangle H(1,0)$ استفاده می‌شود). حال در صورتیکه خط مدار-باز به مقدار '0' شناور باشد، از نمادهای $\langle 1,0 \rangle H(1,1)$ و $\langle 1,0 \rangle H(0,1)$ استفاده می‌شود (اگر مدل Wire-AND در نظر گرفته شود، از نمادهای $\langle 1,0 \rangle H(1,1)$ و $\langle 0,0 \rangle H(1,0)$ استفاده می‌شود).


به‌منظور آشکارسازی اشکالات حالت چهارم در صورتیکه خط مدار-باز به مقدار '1' شناور باشد از نمادهای $\langle 1,1 \rangle H(0,1)$ ، $\langle 1,1 \rangle H(1,0)$ و $\langle 1,0 \rangle H(0,0)$ به‌منظور آشکارسازی اشکال استفاده می‌شود (اگر مدل Wire-AND در نظر گرفته شود، از نمادهای $\langle 1,0 \rangle H(0,0)$ و $\langle 1,0 \rangle H(0,1)$ استفاده می‌شود).

در صورتیکه خط مدار-باز به مقدار '0' شناور باشد از نمادهای $\langle 0,1 \rangle H(1,1)$ و $\langle 0,1 \rangle H(1,0)$ استفاده می‌شود (اگر مدل Wire-AND در نظر گرفته شود، از نمادهای $\langle 0,1 \rangle H(1,1)$ ، $\langle 0,0 \rangle H(1,0)$ و $\langle 0,0 \rangle H(0,1)$ استفاده می‌شود). جدول ۲ الگوهای آزمایش را برای اشکالات ترکیبی (ترکیبی از اتصال-کوتاه و مدار-باز) دو خط از یک گذرگاه را نشان می‌دهد.

عمل کنند (پیاده‌سازی مدل MAF روی $K+1$ خط مجاور). بنابراین $K+1$ حالت بدست می‌آید. سپس با اعمال هر یک از حالات روی گروه‌های مجاور غیرهمپوشان که هر یک $K+1$ خط از گذرگاه را در بر دارند (تقسیم گذرگاه به سگمنت‌هایی با حداکثر $K+1$ خط مجاور) و همچنین اعمال دو بردار آزمایش روی هر یک از حالات به ازای هر اشکال همشنوایی، الگوهای آزمایش استخراج خواهد شد. زیر بخش‌های بعدی جزئیات پیاده‌سازی روش فوق را به ازای $K=2$ جهت استخراج دنباله آزمایش برای انواع اشکالات همشنوایی نشان می‌دهند.



شکل ۴- درصد تاثیرات همشنوایی هر یک از خطوط مهاجم یک گذرگاه ۱۶ بیتی



شکل ۵- آزمایش سه خط قربانی در یکی از حالات روش پیشنهادی به ازای $K=2$

۵-۱- دنباله آزمایش برای مدل اشکال تاخیر

با فرض اینکه نمادهای DF_r و DF_f را به ترتیب برای مدل‌های اشکال $rising Delay$ و $falling Delay$ در نظر بگیریم، به منظور آشکارسازی آنها بایستی کلیه حالات سه خط مجاور $(i-1, i, i+1)$ در یک گذرگاه بررسی شود. بنابراین اشکالات DF_r و DF_f هر کدام دارای سه نوع می‌باشند:

$$DF_r = \langle \downarrow, \downarrow, \uparrow \rangle (L_{a1}, L_{a2}, L_v), \langle \downarrow, \uparrow, \downarrow \rangle (L_{a1}, L_v, L_{a2}), \langle \uparrow, \downarrow, \downarrow \rangle (L_v, L_{a1}, L_{a2})$$

$$DF_f = \langle \uparrow, \uparrow, \downarrow \rangle (L_{a1}, L_{a2}, L_v), \langle \uparrow, \downarrow, \uparrow \rangle (L_{a1}, L_v, L_{a2}), \langle \downarrow, \uparrow, \uparrow \rangle (L_v, L_{a1}, L_{a2})$$

جایی که L_{a1} و L_{a2} خطوط مهاجم و L_v خط قربانی می‌باشد و \uparrow انتقال از مقدار '0' به '1' و \downarrow انتقال از مقدار '1' به '0' را نشان می‌دهند. شکل ۶ سه دیگرام حالت را برای فعال‌سازی اشکالات تاخیر (به اختصار DF) برای سه خط مجاور از یک گذرگاه نشان می‌دهد. هر حالت با سه بیت که مقادیر سه خط مجاور از گذرگاه را نشان می‌دهد، مشخص شده است. کمان‌ها که انتقال‌ها را از یک حالت به حالت دیگر نشان می‌دهند، با اشکالات فعال شده برچسب خورده‌اند. با توجه به شکل ۶ هر شش DF فعال شده‌اند.

- گام سوم: برای خطوط متصل به هر جفت درایور (d_i, d_{i+4}) ، مجموعه الگوی آزمایش S_2 و سپس S_3 اعمال می‌شود. با توجه به جدول ۳ و شکل ۳-ج، کلیه اشکالات بین $(d_i, d_{i+4+K \times 8})$ آشکار شده است، جایی که: $K \in \{0, 1, \dots, \lfloor ((N-1)-(i+4))/8 \rfloor\}$.
- گام $(\text{Log}N)-1$: برای خطوط متصل به هر جفت درایور $(d_i, d_{i+N/2})$ ، مجموعه الگوی آزمایش S_2 و سپس S_3 اعمال می‌شود. در نتیجه کلیه اشکالات بین $(d_i, d_{i+(N/2)+K \times N})$ فعال شده است جایی که: $K \in \{0, 1, \dots, \lfloor ((N-1)-(i+N/2))/N \rfloor\}$.

۵- دنباله آزمایش برای اشکالات همشنوایی یک گذرگاه

در مدل اشکالات همشنوایی در یک گذرگاه که دارای N خط است، یک یا چند خط به‌عنوان قربانی و سایر خطوط به‌عنوان مهاجم عمل می‌کنند (شکل ۱ را ببینید). Guvellido و دیگران مدل MAF را برای آزمایش همشنوایی پیشنهاد دادند [12]. در این مدل فقط یک خط به‌عنوان قربانی انتخاب می‌شود و $N-1$ خط دیگر مهاجم هستند. این روش بدترین حالت را برای مهیا شدن شرایط همشنوایی در نظر گرفته است که با مهیا شدن این شرایط روی گذرگاه، بهترین کیفیت آزمایش را دارا است. ضعف این روش این است که نیاز به تعداد زیادی الگوی آزمایش برابر با $8N$ دارد. برای گذرگاهی با تعداد خطوط زیاد نیازی نیست اینقدر بدبینانه عمل کرد. اگر چه در اشکالات همشنوایی چندین مهاجم روی یک قربانی تاثیر می‌گذارند، ولی بسته به تکنولوژی و فرکانس‌های عملکردی، تاثیر تعداد کمی خطوط که به قربانی نزدیکتر هستند بسیار کاراتر از سایر خطوطی است که از قربانی و آنهم تا برخی حدود مشخص دورتر می‌باشند. برای اثبات این فرض، ما درصد تاثیر همشنوایی هر یک از خطوط مهاجم را روی یک خط قربانی برای یک گذرگاه ۱۶-خطی در تکنولوژی $0.18\mu m$ ارزیابی کرده‌ایم، که در شکل ۴ نشان داده شده است.

در این شبیه‌سازی، ما برای هر یک از خطوط گذرگاه ترتیبی را در نظر گرفتیم، به‌طوری‌که برای یک گذرگاه با N خط، ترتیب مورد نظر به صورت L_1, L_2, \dots, L_N خواهد بود. بنابراین تاثیر هر یک از خطوط L_2 تا L_N را به‌عنوان مهاجم روی خط L_1 به‌عنوان قربانی بررسی کردیم و نتایج نشان داد که با افزایش فاصله خط مهاجم از قربانی، تاثیرات همشنوایی روی خط قربانی به‌طور چشمگیری کاهش می‌یابد. بنابراین، براساس این فرضیه، ما روشی را ارائه داده‌ایم که در آن چندین خط قربانی به‌صورت همزمان مورد آزمایش قرار می‌گیرند. در این روش، ما یک فاکتور مجاورتی K تعریف کردیم که تعداد خطوط مهاجم را بین دو خط قربانی شامل می‌شود. انتخاب مقدار K بستگی به تکنولوژی بکار رفته می‌باشد و یک نظر سنجی است بین دقت و کیفیت آزمایش. به‌عنوان مثال، با در نظر گرفتن مقدار ۲ برای فاکتور K ، شکل ۵ یکی از حالاتی را نشان می‌دهد که می‌توان سه خط قربانی را روی یک گذرگاه N -خطی، به‌صورت همزمان آزمایش کرد. همانطور که مشاهده می‌شود، خط قربانی V_1 فقط تحت تاثیر دو خط مهاجم قرار گرفته، در حالیکه خطوط V_2 و V_3 به ترتیب توسط ۴ و ۳ خط مهاجم احاطه شده‌اند. این نشان می‌دهد که برای یک گذرگاه N -خطی، تعداد خطوط مهاجم که می‌تواند هر خط قربانی را تحت تاثیر همشنوایی قرار دهند برابر مقدار N_{agg} می‌باشد؛ $K \leq N_{agg} \leq 2K$. پر واضح است که تاثیرات همشنوایی روی خطوط قربانی با افزایش N_{agg} ، افزایش خواهد یافت. به‌منظور استخراج دنباله آزمایش برای اشکالات همشنوایی برای یک گذرگاه با N خط، بایستی در ابتدا $K+1$ خط مجاور را در نظر گرفت، به‌طوری‌که یک خط به‌عنوان قربانی و سایر خطوط به‌عنوان مهاجم

جدول ۵- دنباله الگوی آزمایش برای DFها (N=8)

#	$L_0L_1L_2L_3L_4L_5L_6L_7$
۱	00100100
۲	11011011
۳	00100100
۴	01001001
۵	10110110
۶	01001001
۷	10010010
۸	01101101
۹	10010010


۵-۲- دنباله آزمایش برای مدل اشکال Glitch

با فرض اینکه نمادهای GF_p و GF_n را به ترتیب برای اشکالات positive Glitch و negative Glitch در نظر بگیریم، به منظور آشکارسازی آنها بایستی کلیه حالات سه خط مجاور $(i-1, i, i+1)$ در یک گذرگاه بررسی شود. بنابراین اشکالات GF_p و GF_n هر کدام دارای سه نوع می‌باشند:


$$GF_p = \langle \uparrow, \uparrow, \uparrow \rangle_{(L_{a1}, L_{a2}; L_v)}, \langle \uparrow, \uparrow, \downarrow \rangle_{(L_{a1}, L_v; L_{a2})}, \langle \uparrow, \downarrow, \uparrow \rangle_{(L_v; L_{a1}, L_{a2})}$$

$$GF_n = \langle \downarrow, \downarrow, \downarrow \rangle_{(L_{a1}, L_{a2}; L_v)}, \langle \downarrow, \downarrow, \uparrow \rangle_{(L_{a1}, L_v; L_{a2})}, \langle \downarrow, \uparrow, \downarrow \rangle_{(L_v; L_{a1}, L_{a2})}$$

چونکه L_{a1} و L_{a2} خطوط مهاجم و L_v خط قربانی می‌باشد و \uparrow انتقال از مقدار '0' به '1' و \downarrow انتقال از مقدار '1' به '0' را نشان می‌دهند. فقط یک دیاگرام حالت برای فعال‌سازی GF_p ها و همچنین برای GF_n ها می‌توان بکار برد که به ترتیب در شکل‌های ۸ و ۹ برای سه خط مجاور از یک گذرگاه نشان داده شده‌اند. کمان‌ها که انتقال‌ها را از یک حالت به حالت دیگر نشان می‌دهند، با اشکالات فعال شده برچسب خورده‌اند. کمان‌های (S_{110}, S_{000}) و (S_{101}, S_{000}) در شکل ۸ و کمان‌های (S_{001}, S_{111}) و (S_{010}, S_{111}) در شکل ۹ هیچ یک از اشکالات Glitch (باختصار GF) را فعال نکرده‌اند و فقط برای ایجاد دنباله الگوی آزمایش مورد نیاز برای فعال‌سازی کلیه GFها (GF_p ها و GF_n ها) استفاده شده‌اند.




شکل ۸- دیاگرام حالت برای فعال‌سازی GF_p ها




شکل ۹- دیاگرام حالت برای فعال‌سازی GF_n ها

برای ایجاد یک دنباله آزمایش برای فعال‌سازی و آشکارسازی کلیه DFها بایستی سه دیاگرام حالت به یک شیوه مناسب به یکدیگر متصل شوند. دیاگرام حالت شکل ۷ حاصل یکی از روش‌های اتصال سه دیاگرام حالت شکل ۶ می‌باشد. توجه شود که کمان‌های (S_{001}, S_{100}) و (S_{010}, S_{100}) هیچ یک از DFها را فعال نکرده‌اند و فقط برای ایجاد دنباله الگوی آزمایش استفاده شده‌اند. جدول ۴ دنباله آزمایش را که از دیاگرام شکل ۷ مشتق شده است، نشان می‌دهد. برای فعال‌سازی کلیه DFها روی یک گذرگاه با N خط، دنباله الگوی آزمایش به هر گروه از سه خط مجاور در یک گذرگاه با N خط اعمال شده است.



شکل ۶- سه دیاگرام حالت مختلف برای فعال‌سازی DFها برای سه خط مجاور از یک گذرگاه



شکل ۷- یک دیاگرام حالت از اتصال سه دیاگرام حالت شکل ۶

جدول ۴- دنباله الگوی آزمایش برای DFها (N=3)

#	$L_{i-1}L_iL_{i+1}$	اشکالات آشکار شده
۱	001	--
۲	110	$\langle \uparrow, \uparrow, \downarrow \rangle_{(L_{a1}, L_{a2}; L_v)}$
۳	001	$\langle \downarrow, \downarrow, \uparrow \rangle_{(L_{a1}, L_{a2}; L_v)}$
۴	010	--
۵	101	$\langle \uparrow, \downarrow, \uparrow \rangle_{(L_{a1}, L_v; L_{a2})}$
۶	010	$\langle \downarrow, \uparrow, \downarrow \rangle_{(L_{a1}, L_v; L_{a2})}$
۷	100	--
۸	011	$\langle \downarrow, \uparrow, \uparrow \rangle_{(L_v; L_{a1}, L_{a2})}$
۹	100	$\langle \uparrow, \downarrow, \downarrow \rangle_{(L_v; L_{a1}, L_{a2})}$

جدول ۵ تعمیم جدول ۴ را برای N=8 نشان می‌دهد. قابل توجه است که تعمیم جدول ۵ روی تعداد سطرهای جدول تاثیری نداشته است. تعداد الگوهای آزمایش که یک دنباله آزمایش را شکل داده‌اند، برای یک گذرگاه با N خط برابر ۹ می‌باشد. بنابراین برای $k \geq 2$ ، حداقل تعداد الگوهای آزمایش که تشکیل یک دنباله آزمایش را می‌دهند (طول دنباله آزمایش - TL)، از رابطه (۱) بدست می‌آید.

$$TL = 9 + (k - 2) \times 3 \quad (1)$$

where $k \geq 2$

جدداً روی تراشه تعبیه شوند، که این سربرار سخت‌افزاری غیرقابل قبولی را ایجاد می‌کند، و از طرفی آزمایش همزمان اشکالات Glitch و تاخیر نیز غیرممکن است، که این در افزایش زمان کاربرد آزمایش نتیجه می‌شود. بنابراین، بایستی تکنیکی بکار برد تا این امکان را فراهم سازد که بتوان با یک دنباله آزمایش هر دو اشکال مزبور را به‌طور همزمان مورد هدف قرار داد. یکی از تکنیک‌هایی که ما را به این هدف سوق می‌دهد، تلفیق دنباله‌های بدست آمده در زیر بخش‌های قبلی در قالب یک دنباله آزمایش است. دیگرام حالت شکل ۱۰ دنباله‌ای را فراهم می‌کند که این قابلیت را دارد که اشکالات Glitch و تاخیر را به‌طور همزمان فعال و آشکار کند. همانطور که شکل ۱۰ نشان می‌دهد، فقط با اضافه کردن حالت (S_{111}) در سه موقعیت دیگرام حالت شکل ۷ و حذف کمان‌هایی که اشکالات DF_r را فعال می‌کنند، دنباله مورد نظر بدست می‌آید که در جدول ۸ لیست شده است. این دنباله که دارای ۹ الگوی آزمایش است، فقط اشکالات GF_n و DF_f را به‌طور همزمان فعال و آشکار می‌کند، که با متمم کردن این دنباله اشکالات GF_p و DF_r نیز فعال و آشکار می‌شوند. متمم این دنباله برای $N=8$ در جدول ۹ نشان داده شده است. قابل توجه است که متمم جدول ۸ روی تعداد سطرهای آن تاثیری نداشته است. پس برای $K \geq 2$ ، تعداد الگوهای آزمایش که تشکیل دنباله آزمایش مزبور را می‌دهند، از رابطه $3 \times (K-2) + 9$ که مستقل از N است، بدست می‌آید. این همان رابطه‌ای است که فقط برای دنباله آزمایش اشکالات تاخیر بدست آمده بود (رابطه ۲ را ببینید). با در نظر گرفتن متمم دنباله آزمایش تعداد الگوهای آزمایش برای فعال و آشکارسازی کلیه اشکالات همشونویی از رابطه ۳ بدست می‌آید.

$$TL = 2 \times (9 + (k-2) \times 3) \quad (3)$$

where $k \geq 2$

جدول ۸- دنباله الگوی آزمایش برای GF_n و GF_n (N=3)

#	$L_{i-1}L_iL_{i+1}$	اشکالات آشکار شده
۱	111	--
۲	001	$\langle \downarrow, \downarrow, 0 \rangle_{(L_{a1}; L_{a2}; L_v)}$
۳	110	$\langle \uparrow, \uparrow, \downarrow \rangle_{(L_{a1}; L_{a2}; L_v)}$
۴	111	--
۵	010	$\langle \downarrow, 0; \downarrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۶	101	$\langle \uparrow; \downarrow, \uparrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۷	111	--
۸	100	$\langle 0; \downarrow, \downarrow \rangle_{(L_v; L_{a1}; L_{a2})}$
۹	011	$\langle \downarrow, \uparrow, \uparrow \rangle_{(L_v; L_{a1}; L_{a2})}$

متمم دنباله الگوی آزمایش برای GF_p و DF_r (N=3)

#	$L_{i-1}L_iL_{i+1}$	اشکالات آشکار شده
۱	000	--
۲	110	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_{a1}; L_{a2}; L_v)}$
۳	001	$\langle \downarrow, \downarrow, \uparrow \rangle_{(L_{a1}; L_{a2}; L_v)}$
۴	000	--
۵	101	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۶	010	$\langle \downarrow, \uparrow, \downarrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۷	000	--
۸	011	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_v; L_{a1}; L_{a2})}$
۹	100	$\langle \uparrow, \downarrow, \downarrow \rangle_{(L_v; L_{a1}; L_{a2})}$

یک دنباله الگوی آزمایش برای سه خط مجاور که کلیه اشکالات GF روی آنها فعال می‌شود، در جدول ۶ نشان داده شده است. برای فعال‌سازی کلیه GFها روی یک گذرگاه با N خط، دنباله‌های الگوی آزمایش جدول ۶ به هر گروه شامل سه خط مجاور در یک گذرگاه N-خطی اعمال می‌شود. متمم جدول ۶ برای $N=8$ در جدول ۷ نشان داده شده است. قابل توجه است که متمم جدول ۶ روی تعداد سطرهای جدول تاثیری نداشته است. طول هر کدام از دنباله‌های الگوی آزمایش برای GF_p و GF_n ها برابر ۶ می‌باشد. دنباله الگوی آزمایش برای GF_p ها دقیقاً متمم الگوی آزمایش برای GF_n ها می‌باشد، که جمعاً ۱۲ الگوی آزمایش برای فعال‌سازی و آشکارسازی کلیه اشکالات GF لازم است. بنابراین برای $K \geq 2$ ، تعداد الگوهای آزمایش که تشکیل یک دنباله آزمایش را می‌دهند، از رابطه ۲ بدست می‌آید.

$$TL = 2 \times (6 + (k-2) \times 2) \quad (2)$$

where $k \geq 2$

جدول ۶- دنباله آزمایش برای GF_p (N=3)

#	$L_{i-1}L_iL_{i+1}$	اشکالات آشکار شده
۱	000	--
۲	110	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_{a1}; L_{a2}; L_v)}$
۳	000	--
۴	101	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۵	000	--
۶	011	$\langle \uparrow, \uparrow, \uparrow \rangle_{(L_v; L_{a1}; L_{a2})}$

برای GF_n (N=3)

#	$L_{i-1}L_iL_{i+1}$	اشکالات آشکار شده
۱	111	--
۲	001	$\langle \downarrow, \downarrow, 0 \rangle_{(L_{a1}; L_{a2}; L_v)}$
۳	111	--
۴	010	$\langle \downarrow, 0; \downarrow \rangle_{(L_{a1}; L_v; L_{a2})}$
۵	111	--
۶	100	$\langle 0; \downarrow, \downarrow \rangle_{(L_v; L_{a1}; L_{a2})}$

جدول ۷- دنباله الگوی آزمایش

برای GF_p (N=8) و برای GF_n (N=8)

#	$L_0L_1L_2L_3L_4L_5L_6L_7$	#	$L_0L_1L_2L_3L_4L_5L_6L_7$
۱	11111111	۱	00000000
۲	00100100	۲	11011011
۳	11111111	۳	00000000
۴	01001001	۴	10110110
۵	11111111	۵	00000000
۶	10010010	۶	01101101

۳-۵- یک دنباله آزمایش منحصر به فرد برای کلیه اشکالات همشونویی

برای تولید هر یک از دنباله‌های آزمایش بدست آمده در دو زیر بخش قبل نیاز به یک سخت‌افزار مولد الگوی آزمایش است. بنابراین برای آزمایش اشکالات Glitch و تاخیر در گذرگاه‌های ارتباطی یک تراشه بایستی مولدهای دنباله آزمایش به‌طور

۶- سخت افزار خودآزمون توکار با سرعت عملکردی تراشه برای آشکارسازی اشکالات ایستا

اساساً چهار عنصر کلیدی در یک آزمایش که سرعتی معادل با سرعت عملکردی تراشه دارد، وجود دارد. اولین عنصر، انتخاب یک دنباله آزمایش است که کلیه اشکالات مورد هدف را پوشش دهد. دومین عنصر، تولید الگوی آزمایش به صورت موازی است. یعنی تولید هر الگوی جدید بایستی در یک سیکل از کلاک و بدون هیچ عمل انتقال اضافی صورت گیرد. سومین عنصر، تجزیه و تحلیل پاسخ‌های آزمایش است که بایستی به صورت موازی و با سرعت عملکردی تراشه صورت گیرد.


چهارمین عنصر این است که انجام کل آزمایش بایستی در حداقل سربار مساحتی صورت گیرد. این بخش پیاده‌سازی سخت‌افزار مولد الگوهای آزمایش اشکالات ایستا را تشریح می‌کند. ایده اصلی مولد الگو مبتنی بر یک رجیستر است که با ارزشدهی اولیه تمام '0' بصورت موازی الگوهای آزمایش را در چند سیکل کلاک تولید می‌کند. این سخت‌افزار علاوه بر اینکه کلیه اشکالات ایستا را مورد هدف قرار می‌دهد بلکه این قابلیت را نیز دارد که اشکالات تاخیر را آزمایش می‌کند. در مقایسه با سایر تکنیک‌های شناخته شده، این مولد از حداقل سربار سخت‌افزاری برخوردار است.

با توجه به جدول ۱۰، الگوهای آزمایش $(S_0, S_1, \dots, S_{\log N})$ برای یک گذرگاه N -خطی، جایی که N توانی از ۲ است، لیست شده است. در صورتی که مولد با الگوی S_0 که یک الگوی تمام صفر است، ارزشدهی اولیه شود، با متمم کردن برخی بیت‌های الگوی S_i می‌توان الگوی S_{i+1} را بدست آورد، $(0 \leq i \leq (\log N) - 1)$. جدول ۱۱ موقعیت بیت‌هایی از الگوی S_i را که بایستی متمم شوند، با مقدار '1' نشان داده است. بنابراین با انجام $S_i \oplus P_i = S_{i+1}$ ؛ جایی که P_i الگوی متمم و $(0 \leq i \leq (\log N) - 1)$ می‌باشد، می‌تواند الگوهای آزمایش را یکی پس از دیگری در $\log N$ سیکل کلاک تولید شوند.

حال بایستی تکنیکی بکار برد تا الگوهای متمم لیست شده در جدول ۱۱ تولید شوند. همانطور که از جدول مشخص است، متمم ستون‌های K_i ؛ $(1 \leq i \leq (N/2) - 1)$ ، در محدوده $(N/2 \leq i \leq N - 1)$ قرار دارند، و از طرفی با انتقال چرخشی ستون K_i به راست، ستون K_{i+1} ؛ $(1 \leq i \leq (N/2) - 1)$ ، تولید می‌شود. پس با داشتن یک ثبات انتقال با مقدار اولیه K_1 ، می‌توان الگوهای متمم جدول ۱۱ را تولید کرد. بنابراین علاوه بر یک ثبات N بیتی برای تولید الگوهای آزمایش، به یک ثبات انتقال $\log N$ - بیتی نیز برای تولید الگوهای متمم نیاز است. البته می‌توان الگوهای متمم را از خود الگوهای آزمایش نیز استخراج کرد که این باعث می‌شود ثبات انتقال از مولد حذف شود.

به عنوان مثال، برای یک گذرگاه ۸-خطی می‌توان K_1 ، K_2 و K_3 را به ترتیب از الگوهای C_1 ، C_2 و C_3 که در جدول ۱۰ حاشور خورده‌اند، بدست آورد. در این روش هر خط گذرگاه ارتباطی بصورت مستقل الگوی آزمایش خودش را جهت تشخیص اشکالات ایستا، نظیر ایستایی، مدار-باز، اتصال-کوتاه و ترکیبی دریافت می‌کند. در همان زمان نیز انتقالات $0 \rightarrow 1$ و $1 \rightarrow 0$ برای تشخیص اشکالات تاخیر نیاز می‌باشند، توسط مولد فراهم می‌شود. زیرا مولد علاوه بر تولید الگوهای مورد نظر، متمم آنها را نیز تولید می‌کند. با توجه به شکل ۱۲ می‌تواند براحتی دریافت که مولد در هر سیکل از کلاک قادر است دو الگوی آزمایش (اصل الگو و متمم آن) را تولید کند. لذا از همین خاصیت می‌توان استفاده کرد تا یک سخت‌افزار تحلیلگر پاسخ آزمایش را با حداقل سربار مساحتی طراحی کرد. شکل ۱۳، یک تحلیلگر پاسخ آزمایش مجزا را برای هر خط گذرگاه نشان می‌دهد.

این تحلیلگر شامل دو فلیپ فلاپ از نوع D و دو سیگنال کلاک با فاز مختلف است. مقدار دریافتی از خط گذرگاه در فلیپ فلاپ اول ذخیره می‌شود و با مقدار




شکل ۱۰- دیاگرام حالت برای فعال‌سازی و آشکارسازی اشکالات همسنوایی

همچنین ما تاثیرات همسنوایی را روی سه خط قربانی برای یک گذرگاه ۱۶-خطی بازای مقادیر مختلف فاکتور K ارزیابی کرده‌ایم که در شکل ۱۱ نشان داده شده است. در این ارزیابی، ما فقط اتصالات خازنی بین خطوط را در نظر گرفتیم و نتایج روش بکار رفته در این مقاله را با نتایج حاصل از مدل MAF مقایسه کردیم. همانطور که مشاهده می‌شود، با افزایش مقدار K ، تاثیرات همسنوایی روی خطوط قربانی به‌طور چشمگیری به مدل MAF نزدیک می‌شود. از طرفی مزیت روش پیشنهادی ما نسبت به مدل MAF این است که بسته به مقدار K ، حجم داده‌های آزمایش را به‌طور چشمگیری کاهش می‌یابد، که این در کاهش زمان کاربرد آزمایش روی-خط اشکالات همسنوایی از اهمیت بالایی برخوردار است.

جدول ۹ - دنباله آزمایش و متمم دنباله آزمایش

متمم دنباله آزمایش GF_p و DF_f ($N=8$)		دنباله آزمایش برای GF_n و DF_f ($N=8$)	
#	$L_0L_1L_2L_3L_4L_5L_6L_7$	#	$L_0L_1L_2L_3L_4L_5L_6L_7$
۱	00000000	۱	11111111
۲	11011011	۲	00100100
۳	00100100	۳	11011011
۴	00000000	۴	11111111
۵	10110110	۵	01001001
۶	01001001	۶	10110110
۷	00000000	۷	11111111
۸	01101101	۸	10010010
۹	10010010	۹	01101101



شکل ۱۱- تاثیرات همسنوایی روی سه خط قربانی روش پیشنهادی در مقایسه با مدل MAF